課程大綱：
CadenceAllegroSiP-APD封裝設計培訓
【課程詳情】
【課程簡介】
Cadence Allegro系統互(hu)連平臺能(neng)夠跨集成(cheng)電(dian)路、
封(feng)裝和PCB協同設計高性(xing)能互連。
應用平臺的協(xie)同設計方(fang)法，
工程(cheng)師(shi)可以迅速優化I/O緩沖器之間和(he)跨集成電路、
封裝(zhuang)和PCB的系統互聯。
該(gai)方法能避免(mian)硬(ying)件返工并降低(di)硬(ying)件成(cheng)本和縮短設計周期(qi)。
約束(shu)驅動的Allegro流程包括功(gong)能用于設計捕捉(zhuo)、
信號(hao)完整性(xing)和物理實現。
由(you)于它還得(de)到(dao)Cadence Encounter與Virtuoso平臺的支(zhi)持，
Allegro協同設計方法使(shi)得的(de)設計鏈協同成為現實。
【培訓目的】
掌握Cadence Allegro SiP-APD封裝設計(ji)。
【學習】
芯片封裝背景知識、
芯片封裝基板、
封裝設計前的準備、
建立芯片零件封裝、
建立BGA零件庫、
導入網表文件、
電源銅帶和(he)鍵合線設置、約(yue)束(shu)、
布線和鋪銅、
后處理和制造輸出、
協同設計、
封裝項目設計案例。
加入高級會員獲得助教答疑
