高清无码视频直接看,日本无码色情三级播放,大桥未久亚洲无av码在线,免费人成视频在线播放,国产亚洲精品久久久久久大师

CadenceAllegroSigrity設(she)計與(yu)SI/PI/EMI培訓

【課程詳情】

【課程簡介】

高科技企業開發復雜的芯片，

封裝(zhuang)和(he)單(dan)板努力克服由于飛速增長的(de)(de)IC速度和(he)數據(ju)傳輸速率聯(lian)合引起(qi)的(de)(de)供電電壓的(de)(de)降低，

更高密度，越來(lai)越小型化(hua)的結構引起(qi)的電源(yuan)完(wan)整性和信(xin)號完(wan)整性問題。

同時，更高的(de)I/O數目，多堆疊的(de)芯片(pian)和封(feng)裝以(yi)及更高的(de)電(dian)氣性能約束都(dou)使得IC封(feng)裝物理(li)設計更加復雜(za)。

Cadence具有突破型(xing)進展(zhan)的解決(jue)方案，

基(ji)于(yu)Sigrity專利技(ji)術(shu)，

解決這些設計挑戰。

該解決方案致力于完整的電(dian)源供(gong)電(dian)系統分析跨越了(le)芯片，

封(feng)裝和單板；系(xi)統(tong)級的信號完整性(xing)（SI）分析，

包含高速信號傳(chuan)輸同(tong)步(bu)反(fan)轉噪聲和(he)單(dan)個和(he)多(duo)個芯片封裝，

先進的 3D封(feng)裝以(yi)及系統(tong)級封(feng)裝（SiPs）的物理設計。

【培訓目的】

掌握和運用Cadence Allegro Sigrity進行信號(hao)完整性（SI/PI/EMI）設計與(yu)

【學習】

掌握信(xin)號完整性(xing)基本(ben)理論(lun)及設計方法(fa)

掌握（SI/PI/EMI）設計與