高清无码视频直接看,日本无码色情三级播放,大桥未久亚洲无av码在线,免费人成视频在线播放,国产亚洲精品久久久久久大师

       通過本課程您(nin)將了(le)解項(xiang)目結構(gou)、進程窗(chuang)口、各(ge)種(zhong) ISE? 軟件(jian)設計流程和 Xilinx 綜合(he)技(ji)術(shu)(XST) 方面的信息(xi)。您(nin)還能(neng)檢(jian)驗 XST 綜合(he)，并使用項(xiang)目瀏(liu)覽器 (Project Navigator) GUI 中的(de)XST 約束文件。您還將了解工程采集系統 (Engineering Capture System, ECS)，StateCAD 和ISE 仿(fang)真器(qi)工具方面的信息。

        ?? 具備 VHDL 或 Verilog 語言的基礎知識
        ?? 具備 Virtex™ FPGA 架構的基礎知識

        ?? 在 ISE 軟件中創建新的項目瀏覽器項目
        ?? 列出 ISE 軟件內可使用的設計流程
        ?? 訪問和修改 XST 綜合選項
        ?? 利用工程采集系統 (Engineering Capture System, ESC) 原理圖輸入工具創建原理圖設計
        ?? 利用 StateCAD 工具創建符號化狀態機
         ?? 創建測試平臺并利用 ISE 仿真器對設計進行仿真

        實驗 1 項目瀏覽器獲得在 ISE 軟件中進行 HDL 流程操作的全面的動手經驗。創建新項目、添
                      加源文件、綜合設計以及利用誤差導航特性。
        實驗 2 綜合選項修改 XST 綜合特性，閱讀綜合報告來比較綜合結果，并利用快照(snapshot) 
                      功能。
        實驗 3 ECS 執行原理圖編輯器的基本任務，如添加符號、連接符號和線路、給線路和總線命
                      名、添加 I/O 標記和使用帶有 ECS 的 Xilinx CORE Generator? 軟件系統。
        實驗 4 ISE 仿真器和 StateCAD 工具
                      對設計周期流程進行仿真和驗證。演示如何將這些工具整合到 ISE 軟件