課程背景 xilinx(賽靈思)
Spartan-6 FPGA 視頻處理培訓班 |
xilinx(賽(sai)(sai)靈(ling)思(si)) Spartan-6 FPGA對性能和靈(ling)活性進(jin)(jin)行了理(li)想的(de)(de)結(jie)合(he),可(ke)滿足標準和高分辨率(lv)圖像處(chu)理(li)、視頻分析、多(duo)通(tong)道(dao)視頻編碼等方面的(de)(de)要求,實現更快速(su)更高效的(de)(de)視頻傳輸。
利用基(ji)于(yu)(yu)嵌入式DSP邏輯片實現的(de)(de)高度并行架(jia)構,基(ji)于(yu)(yu)xilinx(賽(sai)(sai)靈(ling)思(si)) Spartan-6 FPGA開發的(de)(de)系統能夠以全幀速(su)率(lv)處(chu)理(li)原始分辨率(lv)的(de)(de)圖像數(shu)據(ju)。
同時還(huan)可(ke)利用經(jing)濟的(de)(de)可(ke)定制(zhi)MicroBlaze 軟處(chu)理(li)器實現領先的(de)(de)視頻分析功(gong)能。 Spartan-6 FPGA不僅支持(chi)這些先進(jin)(jin)功(gong)能,同時還(huan)比前一代解決方案(an)成本可(ke)降(jiang)(jiang)低多(duo)達33%,采用先進(jin)(jin)的(de)(de)功(gong)率(lv)管(guan)理(li)和以太網供電技術,功(gong)耗也可(ke)降(jiang)(jiang)低多(duo)達50%。 |
課程目標 |
培養學員迅速(su)掌(zhang)握(wo)(wo)和使用(yong)xilinx(賽靈思) Spartan-6進行(xing)工業(ye)級和消費方(fang)面的(de)視(shi)頻開(kai)發,能進行(xing)視(shi)頻處理方(fang)案的(de)硬(ying)件設計,并且(qie)解決FPGA產品(pin)開(kai)發過程中的(de)常見問題,掌(zhang)握(wo)(wo)基(ji)于Spartan-6的(de)視(shi)頻處理系(xi)統(tong)的(de)設計和調試方(fang)法。 |
培養對象 |
FPGA系統(tong)的軟件(jian)(jian)和硬件(jian)(jian)開(kai)發(fa)工程(cheng)師;電(dian)子類專業的大學(xue)生(sheng)和研究生(sheng);電(dian)子產品設計愛好(hao)者(zhe)。 |
入學要求 |
學員學習本課程應具備下列基礎知識:
◆電路系統的基本概念。 |
班級規模及環境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
堅(jian)持小班(ban)授課,為保證(zheng)培訓(xun)效果,增加互(hu)動環節,每期(qi)人數(shu)限3到5人。 |
上課時間和地點 |
上課地點:【上海】:同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協同大廈
近開課時間(周末班/連續班/晚班):Spartan-6開課時間:2025年10月1日..假期班火熱報名(ming)中(zhong)....實(shi)(shi)用(yong)實(shi)(shi)戰....用(yong)心服務......--即將開課--........................(歡迎您垂(chui)詢,視教育質(zhi)量(liang)為生(sheng)命(ming)!) |
實驗設備 |
☆資深工程師授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年,曙海提供的課程得到本行業的廣泛認可,學員的能力
得到大家的認同,受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
新優惠 |
◆在讀(du)學生(sheng)憑學生(sheng)證,可優惠500元(yuan)。
同時報選《FPGA應用設計高級班》,即享受優惠! |
質量保障 |
1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
課程進度安排 |
課程大綱 |
第(di)一階(jie)段 |
Unit 1:Spartan-6
FPGA Overview
Unit 2: CLB Architecture
Unit 3: CLB Resources
Unit 4: Memory Resources
Unit 5: DSP Resources
Unit 6: Lab 2: DSP Resources
Unit 7: Basic I/O Resources
Unit 8: Spartan-6 FPGA I/O Resources
Unit 9: Lab 3: I/O Resources
|
第二階段 |
Unit 10: Basic Clocking
Resources
Unit 11: Spartan-6 FPGA Clocking Resources
Unit 12: Lab 4: Clocking Resources
Unit 13: Memory Controllers
Unit 14: HDL Coding Techniques
Unit 15: Lab 5: HDL Coding Techniques
Unit 16: Dedicated Hardware
|