 課程背景 賽靈思Xilinx 7系列FPGA SOC開發培訓(FPGA+ARM) |
賽靈思Xilinx 7系(xi)列FPGA SOC開(kai)發(fa)培訓班主(zhu)要是介(jie)紹賽靈思Xilinx 7系(xi)列FPGA SOC開(kai)發(fa)的高級技(ji)(ji)巧(qiao)，深入探討如(ru)(ru)何(he)進(jin)(jin)行(xing)SOC的開(kai)發(fa)，如(ru)(ru)何(he)SOC中ARM的開(kai)發(fa)，進(jin)(jin)而設(she)計(ji)(ji)出高性(xing)(xing)能的SOC產品。同時(shi)介(jie)紹了FPGA和(he)ARM芯片構成的高性(xing)(xing)能協同計(ji)(ji)算系(xi)統的軟/硬件(jian)設(she)計(ji)(ji)技(ji)(ji)術(shu)(shu)。課程中會結合實際的工(gong)程設(she)計(ji)(ji)代碼講解并行(xing)設(she)計(ji)(ji)技(ji)(ji)術(shu)(shu)，流水線設(she)計(ji)(ji)技(ji)(ji)術(shu)(shu)等實用技(ji)(ji)巧(qiao)，幫助學員短時(shi)間內理解和(he)掌握這些(xie)高級技(ji)(ji)巧(qiao)，并可以盡快應用到工(gong)程項目中去。 |
| 課程目標 |
本課(ke)程(cheng)主要針對具備(bei)一定基礎(chu)的學員，幫助(zhu)學員快(kuai)速提高技(ji)能，使之能夠運用(yong)高級技(ji)巧(qiao)快(kuai)速自主地(di)設計復雜(za)FPGA和ARM協同工作的系統。 |
| 培養對象 |
具(ju)備(bei)一年左(zuo)右(you)的(de)FPGA系統或者(zhe)硬件系統開發設(she)計經驗的(de)工程師，或者(zhe)具(ju)有一定基礎的(de)電(dian)子(zi)類專業(ye)的(de)大學(xue)生和(he)研究生。 |
| 入學要求 |
學員學習本課程應具備下列基礎知識：
◆已經參加過FPGA應用設計初級班的學習，或者了解FPGA的開發設計流程；
◆具備一定的FPGA設計基礎，熟悉VHDL或者Verilog
HDL語言。
☆注重質量
☆邊講邊練
☆合格(ge)學員免(mian)費推薦工作(zuo)
★實驗設備請點擊這兒查看★ |
| 班級規模及環境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
|
堅持小班(ban)授課，為保(bao)證培訓效果，增加互動環節，每期人數(shu)限3到5人。 |
| 時間地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈
近開課時間(周末班/連續班/晚班）：賽靈思Xilinx 7系列開課：2025年10月1日..假期班火熱報名中....實用實戰....用心服務......................(歡迎您垂詢，視教育質量為生命！)
本課程每期班限額5名，報滿即停止報名，請提前在線或電話預約
|
| 學時和費用 |
☆資深工程師授課
; |
| 新優惠 |
◆團體報名優惠措施：兩(liang)人(ren)95折優(you)惠(hui)，三人(ren)或三人(ren)以上9折優(you)惠(hui) 。注意：在讀學生憑(ping)學生證，即使一個人(ren)也優(you)惠(hui)500元。
同時報選《FPGA應用設計初級班》，即享受300元現金優(you)惠! |
| 質量保障 |
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
; 3、培訓合格學員可享受免費推薦就業機會。 |
| 師資團隊 |
◆【李健飛】
FPGA課程金牌講師，項目經驗非常豐富，15年FPGA/DSP系統硬件開發工作經驗。熟悉整個EDA設計流程，熟練使用Alter、Xinlinx,ModelSim開發工具，精通Verilog
HDL語言和VHDL語言，精通Nios II EDS/SOPC、、IP核、PCI PLX 9054數據采集卡等開發。
◆【陳宏偉】
資深FPGA開發工程師,FPGA培訓課程金牌講師，有8年的FPGA和DSP系統硬件開發經驗,近4年來一直從事視頻和圖像處理領域的高速DSP系統硬、軟件和FPGA系統的設計和開發，具有非常豐富的高速系統設計經驗，精通TI公司的C6000系列高速DSP和Altera公司的全系列FPGA/CPLD。
更多師資力量請參見曙海師資團隊，請點擊這兒查看。 |
| 課程進度安排 |
課程大綱 |
第一階(jie)段 |
| 學習目標 |
1. 掌握FPGA系統設計的三個基本原則及三種常用技巧
2. 掌握ISE軟件典型IP核
3.ModelSim SE仿真驗證技巧，學會設計測試激勵文件-Testbench |
| |
1.
三個設計基本原則，包括面積和速度的平衡互換原則，硬件可實現原則和同步設計原則。
2.掌握I2C協議，掌握時鐘線和數據線是如何控制數據的讀寫的。
3. FPGA設計仿真驗證的原理和方法
4. ModelSim SE仿真驗證技巧
5. 仿真測試文件（Testbench）的設計方法
6. 異步SRAM的操作時序
7. USB開發方案
8. AD數模開發
9. LCD開發
10. Series FPGA Overview
|
| |
1. 實戰訓練一：
訓練課題：“ ModelSim軟件的使用”
實驗要點：
1.1 ModelSim軟件工程創建
1.2 ModelSim軟件進行仿真
1.3 測試文件（Testbench）的設計方法
2. 實戰訓練二：
訓練課題：“異步SRAM存儲器讀寫操作”
實驗要點：
2.1 SRAM存儲器的操作時序設計
2.2 ;復雜硬(ying)件開發的思(si)想(xiang)方法 |
第二階段 |
|
| 學習目標 |
第一階段的課程主要幫助學員了解ARM體系結構及工作原理,Uboot開發環境搭建和編譯,Uboot的板子移植，掌握ARM指令集，學會Uboot的板子移植法。
|
| |
1 ARM體系結構
1.1 ARM簡介
1.2 ARM體系結構
1.3 流水線
1.4 處理器工作模式
1.5 ARM處理器核
2 ARM指令集
3 Uboot開發環境搭建
2.1 虛擬機里Linux和虛擬機外Windos共享數據
2.2 Uboot開發環境搭建和編譯
4 Uboot移植
4.1 Uboot的源碼結構和環節搭建
4.2 Uboot的移植過程
4.3 Uboot移植注意事項和開發技巧
4.4 Uboot的編譯
5. I/O Resources
6. Lab 4: I/O Resources
|
| |
實驗
1、Uboot開發環境搭建和編譯
2、Uboot的板子移植實戰
|
第三階段 |
| 學(xue)習目(mu)標 |
掌握在ARM板子上進行內核移植的方法和技巧。
|
| |
1
kernel開發環境搭建、源碼結構和開發工具的使用
1.1 kernel開發環境搭建
1.2 kernel源碼結構
1.3 kernel開發工具的使用
1.4 kernel開發命令
1.5 kernel的編譯和鏡像
2
向ARM板移植Kernel內核
2.1 移植技巧
2.3 LCD移植
|
| |
實驗：
1、kernel開發環境搭建實驗
2、kernel的編譯實驗
3、向ARM板移植Kernel內核
|
第四階(jie)段 |
| 學(xue)習目標 |
掌握在ARM板子上進行高級開發－－－ARM上進行驅動開發的方法和技巧。
|
| |
1
驅動開發流程、、編程規范、注意事項和技巧
1.1 驅動開發流程
1.2 驅動如何加入Kernel內核
1.3 驅動程序的編寫規范
1.4 ARM上進行驅動開發的注意事項
1.5 ARM上進行驅動開發的技巧
2
ARM上典型驅動程序的開發
2.1 網絡驅動開發案例
2.2 LCD驅動開發案例
|
| |
實驗：
1、 驅動如何加入Kernel內核實驗
2、 LCD驅動開發實驗
3、 網絡驅動開發實驗
|
第五階段 |
| 學(xue)習目標 |
掌握在Xilinx 7系列進行開發的綜合方法和技巧，利用PlanAhead設計分析工具進行高級設計。
|
| |
1
嵌入式系統總線AXI4的設計
1.1 嵌入式系統總線AXI4的設計要點
1.2 嵌入式系統總線AXI4的設計流程
1.3 嵌入式系統總線AXI4的設計技巧
2
利用PlanAhead設計分析工具進行高級設計
2.1 PlanAhead介紹
2.2 PlanAhead設計要點
2.3 利用PlanAhead設計分析工具進行高級設計
|
| |
實驗：
利用PlanAhead設計分析工具進行高級設計實驗
|
